跳转到内容

硅穿孔

本页使用了标题或全文手工转换
维基百科，自由的百科全书
TSV技术用于堆叠的DRAM芯片与高带宽内存（HBM）接口相结合

硅通孔（英语：Through Silicon Via，常简写为TSV，也称做硅穿孔）在电子工程领域是一种穿透硅晶圆或芯片的垂直电连接。TSV是区分3D封装和3D IC的直接方法，如果使用TSV形成互连，则归类为3D IC，否则为3D封装。TSV是一种高性能的互联技术，可作为引线键合和倒装芯片的替代方案，用于构建3D封装和3D IC。与层叠式封装等替代方案相比，TSV提供更高的互联密度和器件密度，并能显著缩短连接长度。

分类

[编辑]
展示前通孔（via-first）、中通孔（via-middle）和后通孔（via-last）

根据制造工艺的不同，TSV可分为三类：前通孔TSV在元器件（如晶体管、电容器、电阻器等）图案化前（前端工艺，FEOL）制备；中通孔TSV在元器件图案化后、但在金属层（后端工艺，BEOL）制备前完成；后通孔TSV则是在BEOL工艺之后（或期间）制备。[1][2]中通孔TSV目前广泛应用于先进的3D IC以及中介层堆叠。[2][3]

前端工艺中的TSV需要在电子设计自动化（EDA）和制造阶段加以精确考量，因为TSV会在FEOL层引发热-机械应力，从而影响晶体管-晶体管逻辑的性能。[4]

应用

[编辑]

图像传感器

[编辑]

CMOS图像传感器（CIS）是率先大规模应用TSV技术的场景之一。最初的CIS应用中，TSV被用于图像传感器晶圆的背面，用以实现互联、消除引线键合，并缩小封装体积、提高互联密度。随着背照式感光器件（英语：Back-illuminated sensor）的发展，引入了芯片堆叠技术，重排透镜、电路和光电二极管的顺序，使得光线首先照射到光电二极管，再经过电路。这一技术通过翻转光电二极管晶圆并对背面进行减薄，再采用氧化物直接键合的方式将其粘接到读取电路层上，外围则利用TSV进行互联。[5]

三维封装

[编辑]

3D 封装（如系统级封装、多芯片模组等）由两个或多个芯片垂直堆叠构成，以节省空间和/或提升连接能力。IBM的硅载板封装技术则采用不同方案，不堆叠芯片，而是使用含TSV的载板连接多个芯片。在多数3D封装中，芯片间通过边缘接线连接，这种方式略微增加了封装的尺寸，通常还需要一个额外的中介层。而在一些新型3D封装中，TSV替代了边缘接线，直接在芯片体内实现垂直连接，从而不增加封装长度和宽度。由于无需中介层，采用TSV的3D封装也可以更为扁平。该技术有时也被称作TSS（Through-Silicon Stacking或Thru-Silicon Stacking）。

三维集成电路

[编辑]

三维集成电路（3D IC）是一种通过堆叠多个硅晶圆和/或芯片并进行垂直互联，使其作为单一器件运行的集成电路。借助TSV技术，3D IC可以在较小的“占地面积”内集成大量功能。堆叠内的器件可以是异构的，例如在一个芯片中集成互补金属氧化物半导体逻辑、DRAM和III-V材料。此外，器件内部关键电路径得以大幅缩短，从而提高运行速度。3D Wide I/O DRAM内存标准（JEDEC JESD229）在设计中就包含了TSV技术。[6]

TSV是一种让3D IC封装遵循摩尔定律（Moore's Law）的互连技术，TSV可堆叠多片芯片，其设计概念来自于印刷电路板（PCB），在芯片钻出小洞（制程又可分为先钻孔及后钻孔两种，Via First, Via Last），从底部填充入金属，硅晶圆上以刻蚀或激光方式钻孔（via），再以导电材料如铜、多晶硅、钨等物质填满。此一技术能够以更低的成本有效提高系统的整合度与效能。

TSV技术在3D封装和3D IC中具有重要应用，对于跨入3D IC相当具有优势。2006年4月，韩国三星表示已成功将TSV技术应用在“晶圆级堆叠封装”（Wafer level process stack package, WSP）NAND Flash堆叠的技术堆叠八个2Gb NAND Flash芯片，以激光钻孔打造出TSV制程，高度是0.56mm。2007年4月三星公布其以WSP技术应用在DRAM的产品，共堆叠了4颗512Mb的DRAM芯片。到目前为止，芯片商采用硅穿孔技术的商业行为有限，仅有CMOS（CIS）影像传感器、MEMS等少数几种。

历史

[编辑]

TSV概念的起源可追溯至威廉·肖克利于1958年提交并于1962年获得授权的专利“Semiconductive Wafer and Method of Making the Same”，[7][8]该技术后来由IBM的研究人员Merlin Smith和Emanuel Stern进一步发展，并于1964年申请、1967年获批了专利“Methods of Making Thru-Connections in Semiconductor Wafers”，[9][10]后者描述了一种通过硅片蚀刻孔洞的方法。[11]TSV最初并非为三维集成而设计，但基于TSV的第一批3D芯片在1980年代后期被发明。[12]

第一批采用TSV工艺制造的三维集成电路（3D IC）堆叠芯片诞生于1980年代日本。日立制作所于1983年提交了日本专利，随后富士通于1984年提交专利。1986年，富士通提交了一项描述使用TSV的堆叠芯片结构的日本专利。[13]1989年，东北大学的小柳光正（Mitsumasa Koyonagi）率先开发出使用TSV进行晶圆对晶圆键合的技术，并用于制造3DLSI芯片。[13][14][15]1999年，日本超级先进电子技术协会（ASET）启动了名为“高密度电子系统集成技术研发”的项目，资助基于TSV的3D IC芯片研发。[13][16]东北大学的小柳研究团队在1999年利用TSV技术制造了三层堆叠的图像传感器芯片，2000年制造了三层内存模块，2001年制造了三层人工视网膜芯片，2002年制造了三层微处理器，并于2005年制造了十层内存芯片。[14]

1997年，由弗劳恩霍夫协会与西门子组成的研究团队（成员包括Peter Ramm、D. Bollmann、R. Braun、R. Buchner、U. Cao-Minh、Manfred Engelhardt和Armin Klumpp）开发了芯片间通孔（ICV）方法，[17]这是一种TSV工艺的变体，后来被称为SLID（固液互扩散）技术。[18]

“硅通孔”（through-silicon via，TSV）一词由Tru-Si Technologies的研究人员Sergey Savastiouk、O. Siniaguine和E. Korczynski在2000年提出，他们提出了一种用于3D晶圆级封装（WLP）解决方案的TSV方法。[19]

采用TSV的CMOS图像传感器于2007年至2008年间被东芝、Aptina（英语：Aptina）和意法半导体等公司商业化，其中东芝将其命名为“Through Chip Via”（TCV）技术。基于TSV的3D堆叠随机存取存储器（RAM）最早由尔必达存储器商业化，该公司于2009年9月开发出首个8GBDRAM模块（由四颗DDR3SDRAM芯片堆叠而成），并于2011年6月发布。台湾积体电路制造于2010年1月宣布采用TSV技术生产3D IC。[20]2011年，SK海力士推出基于TSV的16GB DDR3 SDRAM（40纳米级），[21]三星电子于9月推出基于TSV的3D堆叠32GB DDR3（30纳米级）产品，并于10月与美光科技共同宣布TSV基础的混合内存立方体（英语：Hybrid Memory Cube）（HMC）技术。[20]2013年，SK海力士制造出首个基于TSV的高带宽内存（HBM）模块。[21]中通孔（via middle）技术由IMEC开发，并由Eric Beyne提出，其在成本与互连密度之间提供了最佳权衡。该技术起初获得高通支持，后来也得到NVIDIA、赛灵思和Altera的支持，这些公司希望通过堆叠（而非缩放）增加芯片上的内存容量，以挑战英特尔的领先地位。

相关

[编辑]

参考

[编辑]
  1. ^ 2009 International Technology Roadmap for Semiconductors (ITRS). 5 September 2009: 4–5 [2025-05-03]. （原始内容存档于2024-11-11）. 
  2. ^ 2.0 2.1 Knechtel, Johann; Sinanoglu, Ozgur; Elfadel, Ibrahim (Abe) M.; Lienig, Jens; Sze, Cliff C. N. Large-Scale 3D Chips: Challenges and Solutions for Design Automation, Testing, and Trustworthy Integration. IPSJ Transactions on System LSI Design Methodology. 2017, 10: 45–62. doi:10.2197/ipsjtsldm.10.45 可免费查阅. 
  3. ^ Beyne, Eric. The 3-D Interconnect Technology Landscape. IEEE Design & Test. 2016, 33 (3): 8–20. S2CID 29564868. doi:10.1109/mdat.2016.2544837. 
  4. ^ Lim, Sung Kyu. Design for High Performance, Low Power, and Reliable 3D Integrated Circuits. 2013. ISBN 978-1-4419-9541-4. doi:10.1007/978-1-4419-9542-1. 
  5. ^ Von Trapp, Francoise. The Future of Image Sensors is Chip Stacking. 3D InCites. 2014-09-15 [2025-05-03]. （原始内容存档于2024-12-06）. 
  6. ^ JEDEC Publishes Breakthrough Standard for Wide I/O Mobile DRAM. JEDEC (新闻稿). Arlington, VA. 2012-01-05 [2014-12-01]. （原始内容存档于2025-01-23） （美国英语）. 
  7. ^ Von Trapp, Francoise. Who Invented the TSV and When?. 3D InCites. 2010-04-24. 
  8. ^ 美国专利第3,044,909号
  9. ^ Kada, Morihiro. Research and Development History of Three-Dimensional Integration Technology. Three-Dimensional Integration of Semiconductors. 2015: 1–23. ISBN 978-3-319-18674-0. doi:10.1007/978-3-319-18675-7_1. 
  10. ^ 美国专利第3,343,256号
  11. ^ Pavlidis, Vasilis F.; Savidis, Ioannis; Friedman, Eby G. Three-Dimensional Integrated Circuit Design. Newnes. 2017: 68. ISBN 978-0-12-410484-6. 
  12. ^ Lau, John H. Reliability of RoHS-Compliant 2D and 3D IC Interconnects. 麦格劳-希尔教育. 2010: 1. ISBN 978-0-07-175380-7. TSV is the heart of 3-D IC/Si integration and is a more-than-26-year-old technology. Even the TSV (for electrical feed-through) was invented by William Shockley in 1962 (the patent was filed on October 23, 1958), but it was not originally designed for 3-D integration. 
  13. ^ 13.0 13.1 13.2 Kada, Morihiro. Research and Development History of Three-Dimensional Integration Technology. Three-Dimensional Integration of Semiconductors: Processing, Materials, and Applications. Springer. 2015: 8–9. ISBN 978-3-319-18675-7. 
  14. ^ 14.0 14.1 Fukushima, T.; Tanaka, T.; Koyanagi, Mitsumasa. Thermal Issues of 3D ICs (PDF). SEMATECH. Tohoku University. 2007 [16 May 2017]. （原始内容 (PDF)存档于16 May 2017）. 
  15. ^ Tanaka, Tetsu; Lee, Kang Wook; Fukushima, Takafumi; Koyanagi, Mitsumasa. 3D Integration Technology and Heterogeneous Integration (报告). 2011. S2CID 62780117. 
  16. ^ Takahashi, Kenji; Tanida, Kazumasa. Vertical Interconnection by ASET. Handbook of 3D Integration. 1: Technology and Applications of 3D Integrated Circuits. John Wiley & Sons. 2011: 339. ISBN 978-3-527-62306-8. 
  17. ^ Ramm, P.; Bollmann, D.; Braun, R.; Buchner, R.; Cao-Minh, U.; et al. Three dimensional metallization for vertically integrated circuits. Microelectronic Engineering. November 1997, 37–38: 39–47. S2CID 22232571. doi:10.1016/S0167-9317(97)00092-0. 
  18. ^ Macchiolo, A.; Andricek, L.; Moser, H. G.; Nisius, R.; Richter, R. H.; Weigell, P. SLID-ICV Vertical Integration Technology for the ATLAS Pixel Upgrades. Physics Procedia. 1 January 2012, 37: 1009–1015. Bibcode:2012PhPro..37.1009M. S2CID 91179768. arXiv:1202.6497 可免费查阅. doi:10.1016/j.phpro.2012.02.444. 
  19. ^ Savastionk, S.; Siniaguine, O.; Korczynski, E. Thru-silicon vias for 3D WLP. Proceedings International Symposium on Advanced Packaging Materials Processes, Properties and Interfaces (Cat. No.00TH8507). 2000: 206–207. ISBN 0-930815-59-9. S2CID 110397071. doi:10.1109/ISAPM.2000.869271. 
  20. ^ 20.0 20.1 Kada, Morihiro. Research and Development History of Three-Dimensional Integration Technology. Three-Dimensional Integration of Semiconductors: Processing, Materials, and Applications. Springer. 2015: 15–8. ISBN 978-3-319-18675-7. 
  21. ^ 21.0 21.1 History: 2010s. SK Hynix. [19 July 2019]. （原始内容存档于17 May 2021）. 
检索自“https://zh.wikipedia.org/w/index.php?title=硅穿孔&oldid=87107335”